PCB設計的一般原則需要遵循哪幾方面呢?接下來針對pcb培訓在設計的過程中需要遵循的原則：

要使電子電路獲得佳性能，元器件的布且及導線的布設是很重要的。為了設計質量好、造價低的PCB.應遵循以下一般原則：
1.布局
，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。后，根據電路的功能單元，對電路的全部元器件進行布局。
在確定特殊元件的位置時要遵守以下原則：
(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
(3)重量超過15g的元器件、應當用支架加以固定，然后焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。
(4)對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印制板上方便于調節的地方;若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
(5)應留出印制扳定位孔及固定支架所占用的位置。

PCB電路板在今天的生活中發揮著重要作用。它是電子元件的基礎和高速公路。就這一點而言，PCB的質量非常關鍵。
要檢查PCB的質量，進行多項可靠性測試。以下段落是對測試的介紹。

1.離子污染測試

目的：檢查電路板表面的離子數量，以確定電路板的清潔度是否合格。

方法：使用75％濃度的丙醇清潔樣品表面。離子可以溶解到丙醇中，從而改變其導電性。記錄電導率的變化以確定離子濃度。

標準：小于或等于6.45ug.NaCl / sq.in

2.阻焊膜的耐化學性試驗

目的：檢查阻焊膜的耐化學性

方法：在樣品表面上滴加qs（量子滿意的）二氯甲烷。過一會兒，用白色棉擦拭二氯甲烷。檢查棉花是否染色以及焊料面罩是否溶解。

標準：無染料或溶解。

3.阻焊層的硬度測試

目的：檢查阻焊膜的硬度

方法：將電路板放在平坦的表面上。使用標準測試筆在船上刮擦一定范圍的硬度，直到沒有刮痕。記錄鉛筆的低硬度。

標準：低硬度應6H。

4.剝線強度試驗

目的：檢查可以剝去電路板上銅線的力

設備：剝離強度測試儀

方法：從基板的一側剝去銅線至少10mm。將樣品板放在測試儀上。使用垂直力剝去剩余的銅線。記錄力量。

標準：力應超過1.1N / mm。

5.可焊性測試

目的：檢查焊盤和板上通孔的可焊性。

設備：焊錫機，烤箱和計時器。

方法：在105℃的烘箱中將板烘烤1小時。浸焊劑。斷然把板到焊料機在235℃，并取出在3秒后，檢查的區域焊盤該浸錫。將板垂直放入235℃的焊錫機中，3秒后取出，檢查通孔是否浸錫。

標準：面積百分比應大于95.所有通孔應浸錫。

6.耐壓測試

目的：測試電路板的耐壓能力。

設備：耐壓測試儀

方法：清潔并干燥樣品。將電路板連接到測試儀。以不100V / s的速度將電壓增加到500V DC（直流電）。將其保持在500V DC 30秒。

標準：電路上不應有故障。

7. 玻璃化轉變溫度試驗

目的：檢查板的玻璃化轉變溫度。

設備：DSC（差示掃描量熱儀）測試儀，烤箱，干燥機，電子秤。

方法：準備好樣品，其重量應為15-25mg。將樣品在105℃的烘箱中烘烤2小時，然后放入干燥器中冷卻至室溫。將樣品放入DSC測試儀的樣品臺上，將升溫速率設定為20℃/ min。掃描2次，記錄Tg。

標準：Tg應150℃。



8. CTE（熱膨脹系數）試驗



目標：評估板的CTE。

設備：TMA（熱機械分析）測試儀，烘箱，烘干機。

方法：準備尺寸為6.35 * 6.35mm的樣品。將樣品在105℃的烘箱中烘烤2小時，然后放入干燥器中冷卻至室溫。將樣品放入TMA測試儀的樣品臺上，設定升溫速率為10℃/ min，終溫度設定為250℃記錄CTE。

9.耐熱性試驗

目的：評估板的耐熱能力。

設備：TMA（熱機械分析）測試儀，烘箱，烘干機。

方法：準備尺寸為6.35 * 6.35mm的樣品。將樣品在105℃的烘箱中烘烤2小時，然后放入干燥器中冷卻至室溫。將樣品放入TMA測試儀的樣品臺上，設定升溫速率為10℃/ min。將樣品溫度升至260℃。

?深圳市賽孚電路科技有限公司成立于2011年，公司由多名電路板行業的級人士創建，是國內的PCB/FPC快件服務商之一。公司成立以來，一直專注樣品，中小批量領域。快速的交付以及過硬的產品品質贏得了國內外客戶的信任。公司是廣東電路板行業協會會員企業，是深圳高新技術認證企業。擁有完善的質量管理體系，先后通過了ISO9001、ISO14000、TS16949、UL、RoHS認證。

HDI PCB的一階，二階和三階是如何區分的?


一階的比較簡單，流程和工藝都好控制。二階的就開始麻煩了，一個是對位問題，一個打孔和鍍銅問題。二階的設計有多種，一種是各階錯開位置，需要連接次鄰層時通過導線在中間層連通，做法相當于2個一階HDI。第二中是，兩個一階的孔重疊，通過疊加方式實現二階，加工也類似兩個一階，但有很多工藝要點要特別控制，也就是上面所提的。第三種是直接從外層打孔至第3層（或N-2層），工藝與前面有很多不同，打孔的難度也更大。對于三階的以二階類推即是。

6層板中一階,二階是針對需要激光鉆孔的板子來說的,即指HDI板。



6層一階HDI板指 盲孔:1-2,2-5,5-6. 即1-2,5-6需激光打孔。



6層二階HDI板指 盲孔:1-2,2-3,3-4,4-5,5-6. 即需2次激光打孔.鉆3-4的埋孔,接著壓合2-5,然后次鉆2-3，4-5的激光孔,接著第2次壓合1-6，然后第二次鉆1-2，5-6的激光孔.后才鉆通孔.由此可見二階HDI板經過了兩次壓合，兩次激光鉆孔。

另外二階HDI板還分為:錯孔二階HDI板和疊孔二階HDI板，錯孔二階HDI板是指盲孔1-2和2-3是錯開的，而疊孔二階HDI板是指盲孔1-2和2-3疊在一起，例如:盲:1-3,3-4,4-6。



依此類推三階，四階......都是一樣的。



幾階指壓合次數。



一階板,一次壓合即成,可以想像成普通的板。



二階板,兩次壓合,以盲埋孔的八層板為例,先做2-7層的板,壓好,這時候2-7的通孔埋孔已經做好了,再加1層和8層壓上去,打1-8的通孔,做成整板。



三階板就比上面更復雜,先壓3-6層,再加上2和7層,后加上1到8層,一共要壓合三次,一般廠家做不了。


?深圳市賽孚電路科技有限公司成立于2011年，公司由多名電路板行業的級人士創建，是國內的HDI PCB/FPC快件服務商之一。公司HDI板高6階HDI研發成功，? ? ? 公司產品廣泛應用于通信、工業控制、計算機應用、航空航天、、醫療、測試儀器、電源等各個領域。我們的產品包括：高多層PCB、HDI PCB、PCB高頻板、軟硬結合板、FPC等特種高難度電路板，專注于多品種，中小批量領域。我們的客戶分布全球各地，目前外銷訂單占比70%以上。

深圳市賽孚電路科技有限公司成立于2011年，公司由多名電路板行業的級人士創建，是國內的HDI PCB/軟硬結合板服務商之一。

線路板中無論剛性、撓性、剛撓結合多層板,以及用于IC封裝基板的模組基板,為電子設備做出貢獻。線路板行業在電子互連技術中占有重要地位。

HDI板,是指High Density Interconnect,即高密度互連板,是PCB行業在20世紀末發展起來的一門較新的技術。就是采用增層法及微盲埋孔所制造的多層板。

微孔：在PCB中,直徑小于6mil（150um）的孔被稱為微孔。

埋孔：BuriedViaHole,埋在內層的孔,在成品看不到,主要用于內層線路的導通,可以減少信號受干擾的幾率,保持傳輸線特性阻抗的連續性。由于埋孔不占PCB的表面積,所以可在PCB表面放置更多元器件。

盲孔：Blind Via,連接表層和內層而不貫通整版的導通孔。

傳統的PCB板的鉆孔由于受到鉆刀影響,當鉆孔孔徑達到0.15mm時,成本已經非常高,且很難再次改進。而HDI板的鉆孔不再依賴于傳統的機械鉆孔,而是利用激光鉆孔技術（所以有時又被稱為鐳射板。）

HDI板的鉆孔孔徑一般為3-5mil(0.076-0.127mm),線路寬度一般為3-4mil(0.076-0.10mm),焊盤的尺寸可以大幅度的減小所以單位面積內可以得到更多的線路分布,高密度互連由此而來。

HDI技術的出現,適應并推進了FPC/PCB行業的發展。使得在HDI板內可以排列上更加密集的BGA、QFP等。目前HDI技術已經得到廣泛地運用,其中1階的HDI已經廣泛運用于擁有0.5PITCH的BGA的PCB制作中。

HDI技術的發展推動著芯片技術的發展,芯片技術的發展也反過來推動HDI技術的提高與進步。

材料的分類
1、銅箔：導電圖形構成的基本材料
2、芯板(CORE)：線路板的骨架,雙面覆銅的板子,即可用于內層制作的雙面板。
3、半固化片(Prepreg):多層板制作不可缺少的材料,芯板與芯板之間的粘合劑,同時起到絕緣的作用。
4、阻焊油墨：對板子起到防焊、絕緣、防腐蝕等作用。
5、字符油墨：標示作用。
6、表面處理材料：包括鉛錫合金、鎳金合金、銀、OSP等等。

當前對應HDI多層板技術進步的基板材料及所用環氧樹脂的發展課題。HDI多層板技術發展在未來幾年內的發展是：導電電路寬度/間距更細化、導通孔更小化、基板的絕緣層更加薄型化。

這一發展趨勢給基板材料制造業提出了以下兩大方面的重要課題：如何在HDI多層板的窄間距、微孔化不斷深入發展的情況下,它的基板絕緣可靠性、通孔可靠性；如何實現CCL的更加薄型化。

方面課題歸結為基板材料的可靠性問題,它由CCL基本性能(包括耐熱性、耐離子遷移性、耐濕性、耐TCP性、介電性等)與基板加工性(微孔加工性、電鍍加工性)兩方面性能的綜合體現,而所提及的CCL各方面具體性能都是與CCL用樹脂性能相關。

所謂與樹脂的相關性,就是環氧樹脂應達到3個層的要求：要實現對樹脂所需的性能指標；要在一些條件變化下確保這些性能的穩定；要有與其它樹脂的共存性好(即互溶性、或反應性、或聚合物合金性好)。


實現CCL薄型化中對其所用的環氧樹脂性能要求的技術含量較高。CCL薄型化技術主要是要解決板的剛性提高(便于工藝操作性,機械強度等)、翹曲變形減小的問題,薄型化CCL在工藝研發中,除了在半固化片加工工藝上需要有所改進、創新外,于樹脂組成和增強材料技術也是十分關鍵的方面。

軟硬結合板的漲縮問題：
漲縮產生的根源由材料的特性所決定，要解決軟硬結合板漲縮的問題，先對撓性板的材料聚酰亞胺（Polyimide）做個介紹：

（1）聚酰亞胺具有優良的散熱性能，可承受無鉛焊接高溫處理時的熱沖擊；

（2）對于需要更強調訊號完整性的小型裝置，大部份設備制造商都趨向于使用撓性電路；

（3）聚酰亞胺具有較高的玻璃轉移溫度與高熔點的特性，一般情況下要在350 ℃以上進行加工；

（4）在有機溶解方面，聚酰亞胺不溶解于一般的有機溶劑。
撓性板材料的漲縮主要跟基體材料PI和膠有關系，也就是與PI的亞胺化有很大關系，亞胺化程度越高，漲縮的可控性就越強。

按照正常的生產規律，撓性板在開料后，在圖形線路形成，以及軟硬結合壓合的過程中均會產生不同程度的漲縮，在圖形線路蝕刻后，線路的密集程度與走向，會導致整個板面應力重新取向，終導致板面出現一般規律性的漲縮變化；在軟硬結合壓合的過程中，由于表面覆蓋膜與基體材料PI的漲縮系數不一致，也會在一定范圍內產生一定程度的漲縮。

從本質原因上說，任何材料的漲縮都是受溫度的影響所導致的，在PCB冗長的制作過程中，材料經過諸多 熱濕制程后，漲縮值都會有不同程度的細微變化，但就長期的實際生產經驗來看，變化還是有規律的。


如何控制與改善？


從嚴格意義上說，每一卷材料的內應力都是不同的，每一批生產板的過程控制也不會是完全相同的，因此，材料漲縮系數的把握是建立在大量的實驗基礎之上的，過程管控與數據統計分析就顯得尤為重要了。具體到實際操作中，撓性板的漲縮是分階段的：

是從開料到烘烤板，此階段漲縮主要是受溫度影響所引起的：

要烘烤板所引起的漲縮穩定，要過程控制的一致性，在材料統一的前提下，每次烘烤板升溫與降 溫的操作一致化，不可因為一味的追求效率，而將烤完的板放在空氣中進行散熱。只有這樣，才能大程度的消除材料的內部應力引起的漲縮。

第二個階段發生在圖形轉移的過程中，此階段的漲縮主要是受材料內部應力取向改變所引起的。

要線路轉移過程的漲縮穩定，所有烘烤好的板就不能進行磨板操作，直接通過化學清洗線進行表面前處理，壓膜后表面須平整，曝光前后板面靜置時間須充分，在完成線路轉移以后，由于應力取向的改變，撓性板都會呈現出不同程度的卷曲與收縮，因此線路菲林補償的控制關系到軟硬結合精度的控制，同時，撓性板的漲縮值范圍的確定，是生產其配套剛性板的數據依據。

第三個階段的漲縮發生在軟硬板壓合的過程中，此階段的漲縮主要壓合參數和材料特性所決定。

此階段的漲縮影響因素包含壓合的升溫速率，壓力參數設置以及芯板的殘銅率和厚度幾個方面。總的來說，殘銅率越小，漲縮值越大；芯板越薄，漲縮值越大。但是，從大到小，是一個逐漸變化的過程，因此，菲林補償就顯得尤為重要。另外，由于撓性板和剛性板材料本質的不同，其補償是需要額外考慮的一個因素。

超實用的高頻PCB電路設計70問答之一
1、如何選擇PCB 板材？

選擇PCB板材在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的 PCB 板子(大于 GHz 的頻率)時這材質問題會比較重要。例如，現在常用的 FR-4 材質，在幾個GHz 的頻率時的介質損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質損在所設計的頻率是否合用。



2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。



3、在高速設計中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。



4、差分布線方式是如何實現的？

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排, 并肩) 實現的方式較多。



5、對于只有一個輸出端的時鐘信號線，如何實現差分布線？

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。



6、接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號質量會好些。



7、為何差分對的布線要靠近且平行？

對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。



8、如何處理實際布線中的一些理論沖突的問題

基本上, 將模/數地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。



晶振是模擬的正反饋振蕩電路, 要有穩定的振蕩信號, 滿足loop gain 與 phase 的規范, 而這模擬信號的振蕩規范很容易受到干擾, 即使加 ground guard traces 可能也無法完全隔離干擾。而且離的太遠,地平面上的噪聲也會影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進可能靠近。



確實高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規范。 所以, 好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題, 如高速信號走內層。后才用電阻電容或 ferrite bead 的方式, 以降低對信號的傷害。



9、如何解決高速信號的手工布線和自動布線之間的矛盾？

現在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數目。各家 EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到自動布線出來的走線方式是否能符合設計者的想法。 另外, 手動調整布線的難易也與繞線引擎的能力有的關系。 例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。



10、關于 test coupon。

test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產的 PCB 板的特性阻抗是否滿足設計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以， test coupon 上的走線線寬和線距(有差分對時)要與所要控制的線一樣。 重要的是測量時接地點的位置。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點跟接地點的距離和方式要符合所用的探棒。



11、在高速 PCB 設計中，信號層的空白區域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？

一般在空白區域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時要注意敷銅與信號線的距離， 因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line 的結構時。

12、是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？

是的， 在計算特性阻抗時電源平面跟地平面都視為參考平面。 例如四層板: 頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。



13、在高密度印制板上通過軟件自動產生測試點一般情況下能滿足大批量生產的測試要求嗎？

一般軟件自動產生測試點是否滿足測試需求看對加測試點的規范是否符合測試機具的要求。另外，如果走線太密且加測試點的規范比較嚴，則有可能沒辦法自動對每段線都加上測試點，當然，需要手動補齊所要測試的地方。



14、添加測試點會不會影響高速信號的質量？

至于會不會影響信號質量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點(不用在線既有的穿孔(via or DIP pin)當測試點)可能加在在線或是從在線拉一小段線出來。前者相當于是加上一個很小的電容在在線，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關。影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。



15、若干 PCB 組成系統，各板之間的地線應如何連接？

各個 PCB 板子相互連接之間的信號或電源在動作時，例如 A 板子有電源或信號送到 B 板子，一定會有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會找阻抗小的地方流回去。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環路，尤其是電流較大的部分，調整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。



16、能介紹一些國外關于高速 PCB 設計的技術書籍和數據嗎？

現在高速數字電路的應用有通信網路和計算器等相關領域。在通信網路方面，PCB 板的工作頻率已達 GHz 上下，疊層數就我所知有到 40 層之多。計算器相關應用也因為芯片的進步，無論是一般的 PC 或服務器(Server)，板子上的高工作頻率也已經達到 400MHz (如 Rambus) 以上。因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來越多。 這些設計需求都有廠商可大量生產。



17、兩個常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質的介電常數(dielectric constant)。此公式在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應用。



帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式在 W/H<0.35 及 T/H<0.25 的情況才能應用。



18、差分信號線中間可否加地線？

差分信號中間一般是不能加地線。因為差分信號的應用原理重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。



19、剛柔板設計是否需要設計軟件與規范？國內何處可以承接該類電路板加工？

可以用一般設計 PCB 的軟件來設計柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產。由于制造的工藝和一般 PCB 不同，各個廠商會依據他們的制造能力會對小線寬、小線距、小孔徑(via)有其**。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。至于生產的廠商可上網“FPC”當關鍵詞查詢應該可以找到。



20、適當選擇 PCB 與外殼接地的點的原則是什么？

選擇 PCB 與外殼接地點選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。